공유 메모리 기반 시스토릭 어레이 FFT 프로세서 설계 및 구현
페이지 정보
작성자 최고관리자
작성일 2021-06-01 10:59 댓글 0건 조회 435회
본문
공유 메모리 기반 시스토릭 어레이 FFT 프로세서 설계 및 구현
Design and Implementation Systolic Array FFT Processor Based on Shared Memory
전기전자학회논문지 = Journal of IKEEE v.24 no.3 , 2020년, pp.797 - 802
정동민, 노윤석, 손한나, 정용철, 정윤호
SAR(합성개구레이다, Synthetic Aperture Radar) 시스템의 실 시간 응용을 위한 고속 FFT 프로세서 설계에 대한 연구로, base-4 시스토릭 어레이 FFT 프로세서에서 사용되는 여러 메모리를 하나의 메모리로 공유함으로서 기존보다 작은 메모리 면적의 FFT 프로레서의 설계 및 구현 결과를 제시
- 이전글블루투스 저전력 시스템을 위한 저복잡도 결합 비터비 검출 및 복호 알고리즘의 하드웨어 설계 및 구현 21.06.01
- 다음글Fast Constrained Dynamic Time Warping for Similarity Measure of Time Series Data 21.03.26
댓글목록
등록된 댓글이 없습니다.